Perl, Python, Tcl, flow automation, version control software, EDA Tools, load sharing facilities, Cadence Virtuoso

C, Perl, Verilog, Python, Asic Design Verification, SoC Verification, Uvm, systemverilog

Nlp, C, Perl, Python, XPROP, DFI, DDR5, Uvm, systemverilog, GLS, LPDDR5

C, Lr, MATLAB, Pcie, Python, Tcl, BERT analyzers, PNA, Oscilloscopes, 56G, OIF-CEI-11G, VNA, GAUI, high-speed SerDes, Ads, sdi, SR, 112G-VSR, 25G, Mr, KR, post-silicon validation, Display Port, CAUI, JESD, CR, IEEE 802.3

Linux, Perl, Verilog, SDF, Firmware, Tcl, Path-Delay fault models, FPGA synthesis, RTL, MBIST, Gate, iJTAG, Dft, ATPG, Scan, Stuck-At, Transition